ディスクリートDACの復活(その3)

画像
 前回の改善に味をしめて、もう一つ改善点が残っていたのを対策してみました。

 それは左右のデータラッチがLRCKの立ち上がりのため半クロックずれる点です。また今回のはモノ基板のためデータをそれそれの24bitのシフトレジスタに書き込み、LRCKのタイミングでラッチを掛けていますが、同じデータ信号なので違うチャネルのデータもそのまま流し捨てています。

 そこで各チャネルごとにラッチタイミングを合わせられるように、データをそれぞれのチャネルのみとして違うチャネルデータはゲートでブロックします(正確にはシフトレジスタのクロック止めることになりますね)。(白いラベルのはったICが改造IC,、実際は2段重ね)

 面白いのはこれだけでも結構音が変わり、回路にはやはり余計なことをさせないの方が良さそうなことがわかりました。シフトレジスタの消費電流は半減しているはずですから、これが効いているのでしょう。音がクリアになり生き生きとしてきます。
 左右のラッチタイミングもあわせると更に同じように音像のエッジが綺麗にそろい定位が良くなりますね。

 シンプルな回路にI2SやSRCなどで強化しただけに、この様な細かい点の差も以前にまして解りやすくなったのでしょうか。こうなるともう既にDAM1201より良いかもしれません。流石に値段差からいって追いつかないかと思っていましたのでDAMも上を目指すなら更に電源周りをいじった方が良いかも知れません。まだまだDAMは改善できそうな点が残っていますから。

 ということでディスクリートDACは追加製作決定です。これができれば3台そろうのでマルチのDACもオールマルチビットが可能になりますね。